集積システム研究室よりシステムアーキテクトコース3回生の皆さんへ

3回生までの授業を通じ、計算機の「仕組み」やハードウェア・ソフトウェアの 「開発」に興味をもってくれた皆さんを歓迎します。 特にハードウェア関連の科目、例えば電気電子回路、論理回路、計算機構成論、 システムアーキテクト実験3(ディジタル設計)などに興味をもってくれた皆さんは 大歓迎です。集積回路の設計法については、システムアーキテクト実験3(ディジタル設計)で少し 体験できたと思いますが、研究室に配属されてからもじっくり教えますので、一緒に 頑張りましょう。ソフトウェアのプログラミング(C言語など)ができる諸君なら、 ハードウェア設計に必要な言語(Verilog-HDLなど)の習得に有利ですし、 集積回路設計支援ツールに関する研究など、直接ハードウェア設計を行わない研究テーマも選べます。

3~4回生のうちは、研究分野関連の基礎をしっかり固めながら研究を行い、 卒論を纏めることになると思います。この過程で、単に知識や技術だけでなく、 研究の進め方、ディスカッションのやり方などもだんだんわかってくると思います。 修士課程進学後は、何か先端的な研究テーマ、 開発プロジェクトに取り組んでもらいたいと思っています。 国際会議で論文発表できるような研究テーマもありますし、企業や他大学と共同で 取り組んでいるプロジェクトもあります。こういった真剣勝負の研究開発を経験し、 多くのことを学んでいって欲しいと思います。

よくあるご質問

研究活動の時間割を教えて下さい

3回生秋学期の卒業研究1では、週に2コマ、対面で演習しながら研究に必要な基礎を学びます。 時間割は配属された皆さんの履修登録予定科目を考慮し、調整して決めますので、毎年変わります。

4回生および大学院生は、「グループミーティング」と「全体ゼミ」のため、週2コマの対面での出席が必須です。 「グループミーティング」は、研究の進め方を検討する「作戦会議」です。 例年、月曜日の3限~5限に実施しており、所属するグループに応じていずれか1コマに出席します。 ここで相談した方針に従い、各自で1週間研究を進めます(もちろん、質問や相談は随時歓迎です)。 「全体ゼミ」は、研究成果のプレゼンテーションや質疑応答の場です。2024年度春学期は水曜日の5限に実施しています。

ハードウェアしかやらないのですか?

集積回路を含むハードウェアの設計開発をするのが当研究室の特徴ですが、 ハードウェアの研究には当然、プログラミングやソフトウェアが必要です。

デジタル回路設計にはVerilog-HDLという、どことなくC言語に似ている言語を 使いますし、プロセッサや再構成可能デバイスなどのハードウェアを動作させる ためには、ハードウェア設計用コンパイラや配置配線ツールなどのソフトウェアの 開発も必要になります。 大規模なハードウェアの最適化を行うソフトウェアを実現するためには、 優れたアルゴリズムとデータ構造が不可欠です。 また例えば画像認識などの人工知能系のハードウェアアーキテクチャを研究する場合は、 PythonでPyTorchなどを使ってニューラルネットワークモデルを作成してから ハードウェアに落とし込んでいきます。

従って、情報理工学部でプログラミングの実力をつけてきた皆さんは、 集積回路設計や集積回路の設計自動化の研究に取り組むうえでアドバンテージがあります。

どんな研究をやっていますか?

研究内容のページをご覧ください。

卒業研究は一人ひとり別々にやるのですか?

研究テーマは一人ひとり異なるものを設定しますが、要素技術を共有したり、 アイディア出し(ブレインストーミング)をしたりするため、5人程度のグループで 週1回のミーティング(グループミーティング)を行います。

また例えばハードウェアの開発と、これに関連するソフトウェアの開発とを全て一人で やるのが大変な場合は、ハード担当とソフト担当でチームを組んで取り組むこともあり得ます。 もちろん、その場合はそれぞれの責任範囲や達成目標をきちんと話し合って決めて、 定期的なミーティングで進捗を確認しながら進めます。

卒業研究などを通じてどんなことが身に付きますか?

自分自身の研究や、ゼミでの他のメンバーの発表などを通じ、ハードウェア(デジタル回路)の 仕組みと設計法を幅広く学ぶことができるのはもちろんですが、 テーマによっては実際に集積回路(LSI)の設計・試作や、これに関連するソフトウェアの開発、 企業や他大学との共同開発などを体験できます。 また、良い研究成果が得られたら、論文を書いて学会(国内、海外)でも発表しましょう。

電気電子回路や論理回路の単位を取っていませんが大丈夫ですか?

そのような先輩方も多数おられましたが、研究室に入ってから勉強すれば大丈夫です。

集積回路を設計・試作するテーマを選んだ場合、設計した集積回路がうまく動かなかったら卒業できないのですか?

一生懸命頑張って設計しても、不注意なバグにために、うまく動作しないということはあります。 ソフトウェアならば、バグに気付いたら修正してもう一度コンパイルすれば動くようになりますが、 工場に製造を委託する集積回路は、完成後に修正することができません。 しかし、それで卒論が書けなくなるということはありません。設計過程で思いついたアイディアや、 シミュレーションでの性能予測なども立派な研究成果です。

失敗が許されるのは大学のメリットなので、失敗を恐れず挑戦しましょう。

研究室公開

学部3回生の皆さんの研究室配属に向けた研究室公開を以下の通り行います。

研究室公開では、教員による研究内容の説明、研究室の学生による研究活動などの説明、質問・懇談・見学などを行います。 教員や先輩への質問を歓迎します。2回生以下の方も入場自由です。