集積システム研究室の研究業績

研究室の学生の研究業績
上記以外の越智の研究業績(2013年4月本学着任以降)
修士論文および卒業論文

研究室の学生の研究業績

2023年度

国際会議等

Xuanqi Li, Takashi Imagawa, Hiroyuki Ochi, "Finding All Solutions of Multi-terminal Numberlink Problem Utilizing Top-down ZDD Construction," 2023 IEEE 15th International Conference on ASIC (ASICON), Nanjing, China, Oct. 2023.
Renya Makimoto, Takashi Imagawa, and Hiroyuki Ochi, "Approximate Logarithmic Multipliers Using Half Compensation with Two Line Segments," 2023 IEEE 36th International System-on-Chip Conference (SOCC), Santa Clara, CA, USA, pp.1-6, Sep. 2023.

国内研究会等

槙本廉也, 今川隆司, 越智裕之, "２線分による片補正を用いた対数型近似乗算器," 第203回システムとLSIの設計技術研究発表会 (SLDM WIP Forum 2023), vol.2023-SLDM-203, no.13, 京都, Nov. 2023.
芹澤拓也，今川隆司，越智裕之, "トップダウンZDD構築法を用いたDSPブロック向けテクノロジマッピング最適解全列挙アルゴリズム," DAシンポジウム 2023, pp.97-103, 加賀, Aug. 2023.

2022年度

論文誌掲載論文

Ippei Tanaka, Naoyuki Miyagawa, Tomoya Kimura, Takashi Imagawa, Hiroyuki Ochi, "A CMOS-compatible Non-volatile Memory Element using Fishbone-in-cage Capacitor," IPSJ Transactions on System and LSI Design Methodology, vol.16, pp.35-44, Feb. 2023.

国際会議等

Takuya Serizawa, Koyo Shibata, Takashi Imagawa, and Hiroyuki Ochi, "Feasibility Study of DSP Block Mapping Algorithms for FPGAs Utilizing SAT-solver and Top-down ZDD Construction," The 24th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022), pp.198-203, Hirosaki, Oct. 2022.

2021年度

国内研究会等

芹澤拓也, 柴田晃陽, 今川隆司, 越智裕之, "ZDDを用いたDSP向けテクノロジマッピングの実現可能性検討," 第47回パルテノン研究会, pp.53-58, オンライン開催, Dec. 2021.

2020年度

国際会議等

Koyo Shibata, Takashi Imagawa, and Hiroyuki Ochi, "A Feasibility Study on Realizing General-purpose Technology Mapper for DSPs of FPGAs Using Exhaustive Search," The 23rd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2021), pp.61-66, Online, Mar. 2021.

国内研究会

室原脩人, 坂野達也, 木村知也, 今川隆司, 越智裕之, "太陽電池混載チップでのCMOS互換回路による電源電圧変動に頑強な温度センサの測定," 信学技報, vol.120, no.400, VLD2020-74, pp.32-37, オンライン開催, Mar. 2021.
柴田晃陽，今川隆司，越智裕之, "FPGAのDSPブロック向け汎用的テクノロジマッパの網羅的探索による実現可能性検討," DAシンポジウム 2020, pp.89-95, オンライン開催, Sep. 2020.

2019年度

国際会議等

Asuka Natsuhara, Takashi Imagawa, Hiroyuki Ochi, "Wire Load Model for Rapid Power Consumption Evaluation in Early Design Stage of Via-Switch FPGA," The 22nd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2019), pp.298-303, Tainan, Taiwan, Oct. 2019.
Keita Ukihashi, Takashi Imagawa, Hiroshi Tsutsui, Yoshikazu Miyanaga, and Hiroyuki Ochi, "Improving Global Motion Compensation for Frame Interpolation with High-Resolution and High-Frame-Rate Video," The 22nd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2019), pp.27-32, Tainan, Taiwan, Oct. 2019.

国内研究会

田中一平，宮川尚之，木村知也，今川隆司，越智裕之, "FiCCを用いたCMOS互換な不揮発性メモリ素子の閾値電圧特性の測定ならびに読み出し方式検討," DAシンポジウム 2019, pp.9-14, 加賀, Aug. 2019.

2018年度

論文誌掲載論文

Hiroyuki Ochi, Kosei Yamaguchi, Tetsuaki Fujimoto, Junshi Hotate, Takashi Kishimoto, Toshiki Higashi, Takashi Imagawa, Ryutaro Doi, Munehiro Tada, Tadahiko Sugibayashi, Wataru Takahashi, Kazutoshi Wakabayashi, Hidetoshi Onodera, Yukio Mitsuyama, Jaehoon Yu, and Masanori Hashimoto, "Via-switch FPGA: Highly-dense Mixed-grained Reconfigurable Architecture with Overlay Via-switch Crossbars," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol.26, no.9, pp.2723-2736, Dec. 2018.

国内研究会

浮橋慶太, 今川隆司, 筒井弘, 宮永喜一, 越智裕之, "2種類の情報をもつ動画像を用いたフレーム補間におけるグローバルモーション補償の精度向上に向けた検討," 信学技報, vol.118, no.473, SIS2018-47, pp.53-58, 葛飾, Mar. 2019.
福元敦己, 今川隆司, 筒井弘, 宮永喜一, 越智裕之, "Raspberry Pi向けの低消費エネルギーな動画像符号化方式の検討," 信学技報, vol.118, no.473, SIS2018-38, pp.5-9, 葛飾, Mar. 2019.
新納一樹, 今川隆司, 越智裕之, "高速かつ高ノイズマージンな65nm FD-SOI向けドミノ高基数ツリー加算器設計," 信学技報, vol.118, no.457, VLD2018-112, pp.115-120, 沖縄, Feb. 2019.
夏原明日香, 今川隆司, 越智裕之, "ビアスイッチFPGAの消費電力評価のための配線容量モデル," 信学技報, vol.118, no.457, VLD2018-97, pp.25-30, 沖縄, Feb. 2019.
田中一平, 宮川尚之, 木村知也, 今川隆司, 越智裕之, "FiCCを用いたCMOS互換な超低消費電力不揮発性メモリ素子の特性測定回路の設計と試作," 信学技報, vol.118, no.334, VLD2018-65, pp.183-188, 広島, Dec. 2018.

2017年度

論文誌掲載論文

Toshiki Higashi and Hiroyuki Ochi, "Area-efficient LUT-like Programmable Logic Using Atom Switch and its Delay-optimal Mapping Algorithm," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E100-A, no.7, pp.1418-1426, Jul. 2017.

国際会議等

Tetsuaki Fujimoto, Wataru Takahashi, Kazutoshi Wakabayashi, Takashi Imagawa, and Hiroyuki Ochi, "Novel Implementation of FFT for Mixed Grained Reconfigurable Architecture Using Via-switch," The 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2018), pp.258-263, Matsue, Mar. 2018.
Kosei Yamaguchi, Takashi Imagawa, Hiroyuki Ochi, "Routing Method Considering Programming Constraint of Reconfigurable Device Using Via-switch Crossbars," The 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2018), pp.382-387, Matsue, Mar. 2018.
Koki Honda, Takashi Imagawa, and Hiroyuki Ochi, "Placement Algorithm for Mixed-Grained Reconfigurable Architecture with Dedicated Carry Chain," The 30th IEEE International System-on-Chip Conference (SOCC 2017), pp.80-85, Munich, Germany, Sep. 2017.
Ryosuke Koike, Takashi Imagawa, Roberto Omaki, and Hiroyuki Ochi, "Selectable Grained Reconfigurable Architecture (SGRA) and Its Design Automation," The 30th IEEE International System-on-Chip Conference (SOCC 2017), pp.196-201, Munich, Germany, Sep. 2017.

国内研究会

井原大文, 今川隆司, 上坂浩貴, 鴻上慎吾, 筒井弘, 宮永喜一, 越智裕之, "2種類の情報をもつ動画像を用いたフレーム補間の前景除去と輪郭抽出による品質向上," 信学技報, vol.117, no.455, VLD2017-98, pp.55-60, 沖縄, Feb. 2018.
夏原明日香, 今川隆司, 越智裕之, "ビアスイッチ向けプログラマブルロジック0-1-A-~A LUTの電力効率について," 信学技報, vol.117, no.377, VLD2017-80, pp.107-112, 横浜, Jan. 2018.
藤本哲彰, 高橋渡, 若林一敏, 今川隆司, 越智裕之, "ビアスイッチを用いた粒度混合再構成可能アーキテクチャへの最適なFFT回路実装," 信学技報, vol.117, no.273, VLD2017-38, pp.67-72, 熊本, Nov. 2017.
山口航誠, 今川隆司, 越智裕之, "ビアスイッチクロスバを用いた再構成可能デバイスのプログラム制約を考慮する配線手法," 信学技報, vol.117, no.273, VLD2017-39, pp.73-78, 熊本, Nov. 2017.
坂野達也, 木村知也, 今川隆司, 越智裕之, "太陽電池混載チップ向けCMOS互換温度・照度センサ," 信学技報, vol.117, no.97, VLD2017-25, pp.113-118, 新潟, Jun. 2017.
本多巧樹, 今川隆司, 越智裕之, "専用キャリーチェーンを考慮した粒度混合再構成可能アーキテクチャ向け配置アルゴリズム," 信学技報, vol.117, no.97, VLD2017-7, pp.19-24, 新潟, Jun. 2017.
小池良介, 今川隆司, 大巻ロベルト裕治, 越智裕之, "粒度選択型再構成可能アーキテクチャSGRAとその設計自動化," 信学技報, vol.117, no.97, VLD2017-8, pp.25-30, 新潟, Jun. 2017.

2016年度

論文誌掲載論文

Takashi Kishimoto, Wataru Takahashi, Kazutoshi Wakabayashi, and Hiroyuki Ochi, "Range Limiter Using Connection Bounding Box for SA-based Placement of Mixed-grained Reconfigurable Architecture," IEICE Transactions on Fundamentals of Electronics, Communications and Computer, vol.E99-A, no.12, pp.2328-2334, Dec. 2016.

国際会議等

Ryo Terafuji and Hiroyuki Ochi, "A Method for Recognizing a Breaking Sound of a Window Glass for Realizing a Low-power Security Surveillance System Using FPGA," The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), pp.386-390, Kyoto, Oct. 2016.
Takashi Kishimoto, Wataru Takahashi, Kazutoshi Wakabayashi, and Hiroyuki Ochi, "Range Limiter using Connection Bounding Box for SA-based Placement of Mixed-Grained Reconfigurable Architecture," The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), pp.362-367, Kyoto, Oct. 2016.
Junshi Hotate, Takashi Kishimoto, Toshiki Higashi, Hiroyuki Ochi, Ryutaro Doi, Munehiro Tada, Tadahiko Sugibayashi, Kazutoshi Wakabayashi, Hidetoshi Onodera, Yukio Mitsuyama, and Masanori Hashimoto, "A Highly-dense Mixed Grained Reconfigurable Architecture with Overlay Crossbar Interconnect using Via-switch," 26th International Conference on Field-Programmable Logic and Applications (FPL 2016), Lausanne, Switzerland, Aug. 2016.
Junshi Hotate, Takashi Kishimoto, Toshiki Higashi, Hiroyuki Ochi, Ryutaro Doi, Munehiro Tada, Tadahiko Sigibayashi, Kazutoshi Wakabayashi, Hidetoshi Onodera, Yukio Mitsuyama, and Masanori Hashimoto, "Highly-dense Mixed Grained Reconfigurable Architecture with Via-switch," The 53rd Design Automation Conference (DAC 2016), Austin, USA, Jun. 2016.

国内研究会

宮川尚之, 木村知也, 越智裕之, "FiCC:高集積向け耐クロストークノイズメタルフリンジキャパシタ," 信学技報, vol.116, no.478, pp.43-47, 沖縄, Mar. 2017.
横山高明, 越智裕之, "ウエハスケールマスクROMの階層的データ読み出し回路の高信頼化," 信学技報, vol.116, no.478, pp.49-54, 沖縄, Mar. 2017.
東俊輝, 越智裕之, "原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための遅延最適なテクノロジマッピング手法," 信学技報, vol.116, no.332, pp.29-34, 大阪, Nov. 2016.
木村知也, 越智裕之, "マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路," 信学技報, vol.116, no.330, pp.13-18, 大阪, Nov. 2016.
久富亘, 越智裕之, "原子スイッチを用いた再構成可能デバイスによるCNNの実装の実現可能性検討," 2016年度情報処理学会関西支部支部大会, 大阪, Sep. 2016.

2015年度

国際会議等

Tomoya Kimura and Hiroyuki Ochi, "A -0.5V-input Voltage Booster Circuit for On-chip Solar Cells in 0.18µm CMOS Technology," The 15th International Symposium on Communications and Information Technologies (ISCIT 2015), pp.193-196, Nara, Oct. 2015.
Toshiki Higashi and Hiroyuki Ochi, "Area-efficient LUT-like Programmable Logic Using Atom Switch and Its Mapping Algorithm," pp.201-204, Nara, Oct. 2015.

国内研究会

寺藤凌, 越智裕之, "FPGAを用いた低消費電力な防犯システムの実装に向けた窓ガラスの割れる音の認識手法," 2015年度情報処理学会関西支部支部大会, 大阪, Sep. 2015.

2014年度

国際会議等

Takashi Kishimoto and Hiroyuki Ochi, "On the Impact of Initial Placement to SA-Based Placement for Mixed-Grained Reconfigurable Architecture," The 19th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2015), pp.111-116, Yilan, Taiwan, Mar. 2015.

上記以外の越智の研究業績(2013年4月本学着任以降)

論文誌掲載論文

Yuki Abe, Kazutoshi Kobayashi, Jun Shiomi, Hiroyuki Ochi, "Nonvolatile Storage Cells Using FiCC for IoT Processors with Intermittent Operations," IEICE Transactions on Electronics, vol.E106.C, no.10, pp.546-555, Oct. 2023.
Masanori Hashimoto, Xu Bai, Naoki Banno, Munehiro Tada, Toshitsugu Sakamoto, Jaehoon Yu, Ryutaro Doi, Hidetoshi Onodera, Takashi Imagawa, Hiroyuki Ochi, Kazutoshi Wakabayashi, Yukio Mitsuyama, and Tadahiko Sugibayashi, "Via-switch FPGA with transistor-free programmability enabling energy-efficient near-memory parallel computation," Japanese Journal of Applied Physics, Vol.61, No.SM, pp.0804-1-7, Jun. 2022.
Naoki Banno, Koichiro Okamoto, Noriyuki Iguchi, Hiroyuki Ochi, Hidetoshi Onodera, Masanori Hashimoto, Tadahiko Sugibayashi, Toshitsugu Sakamoto, and Munehiro Tada, "Low-Power Crossbar Switch With Two-Varistor Selected Complementary Atom Switch (2V-1CAS; Via-Switch) for Nonvolatile FPGA," IEEE Transactions on Electron Devices, vol.66, no.8, pp.3331-3336, Aug. 2019.
Hiroki Hihara, Akira Iwasaki, Masanori Hashimoto, Hiroyuki Ochi, Yukio Mitsuyama, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, Tadahiko Sugibayashi, Takashi Takenaka, Hiromitsu Hada, Munehiro Tada, Makoto Miyamura, and Toshitsugu Sakamoto, "Sensor signal processing using high-level synthesis with a layered architecture," IEEE Embedded Systems Letters, vol.10, no.4, pp.119-122, Dec. 2018.
Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato, "An Error Correction Scheme Through Time Redundancy for Enhancing Persistent Soft-Error Tolerance of CGRAs," IEICE Transactions on Electronics, vol.E98-C, no.7, pp.741-750, Jul. 2015.
Hiroaki Konoura, Dawood Alnajjar, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, and Hidetoshi Onodera, "Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-based Design and Its Irradiation Testing," IEICE Transactions on Fundamentals of Electronics, Communications and Computer, vol.E97-A, no.12, pp.2518-2529, Dec. 2014.
密山幸男, 尾上孝雄, 越智裕之, 若林一敏, "耐ソフトエラー再構成可能アーキテクチャ," 日本信頼性学会誌「信頼性」, vol.35, no.8, pp.431-432, Dec. 2013.
Takashi Imagawa, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, "A Cost-Effective Selective TMR for Coarse-Grained Reconfigurable Architectures Based on DFG-Level Vulnerability Analysis," IEICE Transactions on Electronics, vol.E96-C, no.4, pp.454-462, Apr. 2013.
Hiroshi Yuasa, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, "Parallel Acceleration Scheme for Monte Carlo Based SSTA using Generalized STA Processing Element," IEICE Transactions on Electronics, vol.E96-C, no.4, pp.473-481, Apr. 2013.

国際会議等

Yuki Abe, Kazutoshi Kobayashi, and Hiroyuki Ochi, "Nonvolatile Flip-Flops Using FiCC for IoT Processors with Intermittent Operations," 65th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2022), Aug. 2022.
Yuki Abe, Kazutoshi Kobayashi, Jun Shiomi, and Hiroyuki Ochi, "Zero-standby-power Nonvolatile Standard Cell Memory Using FiCC for IoT Processors with Intermittent Operations," IEEE Symposium on Low-Power and High-Speed Chips (COOL CHIPS 25), Apr. 2022.
Takaki Urabe, Hiroyuki Ochi, and Kazutoshi Kobayashi, "Nonvolatile SRAM Using Fishbone-in-Cage Capacitor in a 180 nm Standard CMOS Process for Zero-standby and Instant-powerup Embedded Memory on IoT," IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 24), Apr. 2021.
Takashi Imagawa, Jaehoon Yu, Masanori Hashimoto, and Hiroyuki Ochi, "MUX Granularity-Oriented Iterative Technology Mapping for Implementing Compute-Intensive Applications on Via-Switch FPGA," The 24th Design, Automation and Test in Europe Conference (DATE 2021), pp.838-843, Feb. 2021.
Masanori Hashimoto, Xu Bai, Naoki Banno, Munehiro Tada, Toshitsugu Sakamoto, Jaehoon Yu, Ryutaro Doi, Yusuke Araki, Hidetoshi Onodera, Takashi Imagawa, Hiroyuki Ochi, Kazutoshi Wakabayashi, Yukio Mitsuyama, and Tadahiko Sugibayashi, "Via-Switch FPGA: 65nm CMOS Implementation and Architecture Extension for AI Applications," 2020 International Solid-State Circuits Conference (ISSCC 2020), pp.502-503, Feb. 2020.
N. Banno, M. Tilda, K. Okamoto, N. Iguchi, T. Sakamoto, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, T. Sugibayashi, "50×20 crossbar switch block (CSB) with two-varistors (a-Si/SiN/a-Si) selected complementary atom switch for a highly-dense reconfigurable logic," 62nd International Electron Devices Meeting (IEDM 2016), pp.16.4.1-16.4.4, Dec. 2016.
Hiroki Hihara, Akira Iwasaki, Nobuo Tamagawa, Mitsunobu Kuribayashi, Masanori Hashimoto, Yukio Mitsuyama, Hiroyuki Ochi, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, and Munehiro Tada, "Novel processor architecture for onboard infrared sensors," SPIE Infrared Remote Sensing and Instrumentation XXIV, vol. 9973, Sep. 2016.
N. Banno, M. Tada, K. Okamoto, N. Iguchi, T. Sakamoto, M. Miyamura, Y. Tsuji, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, and T. Sugibayashi, "A Novel Two-Varistors (a-Si/SiN/a-Si) Selected Complementary Atom Switch (2V-1CAS) for Nonvolatile Crossbar Switch with Multiple Fan-outs," The 61st International Electron Devices Meeting (IEDM 2015), pp.2.5.1-2.5.4, Dec. 2015.
M. Hashimoto, D. Alnajjar, H. Konoura, Y. Mitsuyama, H. Shimada, K. Kobayashi, H. Kanbara, Hiroyuki Ochi, T. Imagawa, K. Wakabayashi, T. Onoye, H. Onodera, "Reliability-Configurable Mixed-Grained Reconfigurable Array Compatible with High-Level Synthesis," The 20th Asia and South Pacific Design Automation Conference (ASP-DAC 2015), pp.14-15, Jan. 2015.
Takashi Sato, Junya Kawashima, Hiroshi Tsutsui, and Hiroyuki Ochi, "Experimental validation of minimum operating-voltage-estimation for low supply voltage circuits," The 15th International Symposium on Quality Electrical Design (ISQED 2014), pp.428-433, Mar. 2014.
Hiroaki Konoura, Dawood Alnajjar, Yukio Mitsuyama, Hiroyuki Ochi, Takashi Imagawa, Shinichi Noda, Kazutoshi Wakabayashi, Masanori Hashimoto, and Takao Onoye, "Mixed-grained reconfigurable architecture supporting flexible reliability and C-based design," International Conference on Reconfigurable Computing and FPGAs (ReConFig 2013), Dec. 2013.
Dawood Alnajjar, Hiroaki Konoura, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Shinichi Noda, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, and Hidetoshi Onodera, "Reliability-configurable mixed-grained reconfigurable array supporting C-to-array mapping and its radiation testing," IEEE Asian Solid-State Circuits Conference (A-SSCC), pp.313-316, Nov. 2013.
Takashi Imagawa, Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, "A coarse-grained reconfigurable architecture to enhance soft and hard-error tolerance using time redundancy," The 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013), pp.76-81, Oct. 2013.
Hiroyuki Ochi, Toshihiko Ota, Ataru Yamaoka, Hiromasa Watanabe, Yohei Kondo, Nobuyuki Tokuda, Hiroyuki Taguchi, Taketoshi Matsumoto, Tomoki Akai, Hikaru Kobayashi, and Shigeki Imai, "Sealed mask ROM wafer with 5 mm magnetic resonant coupling for long-term digital data preservation," The 26th IEEE Intl. System-on-Chip Conference (SOCC 2013), pp.262-266, Sep. 2013.
Shinya Matsuda, Takashi Imagawa, Hiroshi Tsutsui, Takashi Sato, Yukihiro Nakamura, and Hiroyuki Ochi, "Architecture for sealed wafer-scale mask ROM for long-term digital data preservation," The 28th Intl. Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2013), pp.274-277, Jul. 2013.
Shiyi Zhang, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, "Histogram propagation based statistical timing analysis using dependent node selection," The 28th Intl. Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2013), pp.321-324, Jul. 2013.
Takumi Morishita, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, "Fast and memory-efficient GPU implementations of Krylov subspace methods for efficient power grid analysis," Great Lakes Symposium on VLSI (GLSVLSI), pp.95-100, May 2013.

国内研究会等

今川隆司, 越智裕之, 宮村信, "信号処理の高効率実装に向けた原子スイッチFPGA向けDSPの設計," 第47回パルテノン研究会, pp.47-51, Dec. 2021.
阿部佑貴, 小林和淑, 塩見準, 越智裕之, "間欠動作を行うIoT向けプロセッサに適したFiCCを用いた不揮発スタンダードセルメモリの実測評価," DAシンポジウム 2021, pp.3-8, Sep. 2021.
阿部佑貴, 小林和淑, 塩見準, 越智裕之, "FiCCを用いた不揮発スタンダードセルメモリ," 電子情報通信学会総合大会2021, p.47, Mar. 2021.
今川隆司, 劉載勲, 橋本昌宜, 越智裕之, "Via-Switch FPGAを対象とする算術演算アプリケーション回路の実装方式検討," 信学技報, vol.119, no.443, VLD2019-98, pp.25-29, Mar. 2020.
金子美博, 岡崎秀晃, 越智裕之, 村松正吾, 豊嶋伊知郎, "システムと信号処理サブソサイエティの役割～チュートリアル講演の位置づけ～," 信学技報, vol. 117, no. 96, CAS2017-19, pp. 99-99, 新潟, Jun. 2017.
伴野直樹, 多田宗弘, 岡本浩一郎, 井口憲幸, 阪本利司, 波田博光, 越智裕之, 小野寺秀俊, 橋本昌宜, 杉林直彦, "低電力FPGAを実現するビアスイッチ技術を用いた大規模クロスバースイッチの実証," 信学技報, vol.116, no.450, SDM2016-144, pp.29-34, Feb. 2017.
檜原弘樹, 岩崎晃, 橋本昌宜, 越智裕之, 密山幸男, 小野寺秀俊, 神原弘之, 若林一敏, 杉林直彦, 竹中崇, 波田博光, 多田宗弘, "センサの知能化に適したプロセッサアーキテクチャの考察," 信学技報, vol.115, no.8, DC2015-8, pp.43-48, Apr. 2015.
藤田隆史, 川島潤也, 廣本正之, 筒井弘, 越智裕之, 佐藤高史, "低電源電圧におけるフリップフロップの故障モードの解析," 信学技報, vol.113, no.112, ICD2013-45, pp.129-134, Jul. 2013.
郡浦宏明, Dawood Alnajjar, 密山幸男, 越智裕之, 今川隆司, 野田真一, 若林一敏, 橋本昌宜, 尾上孝雄, "動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討," 信学技報, vol.113, no.52, RECONF2013-8, pp.41-46, May 2013.

修士論文および卒業論文

2023年度秋学期修士論文

槙本廉也: 2線分による片補正を用いた対数型近似乗算器
芹澤拓也: トップダウンZDD構築法を用いたDSPブロック向けテクノロジマッピング最適解全列挙法

2023年度秋学期卒業論文

小味燎平: ナンバーリンクの解の全列挙による配線自由度の定量的評価
多田駿希: 少入力LUTからなるビアスイッチFPGA向けLUTクラスタ
平手佐助: クリティカルパス分析に基づく俯瞰的バッファ挿入を行うビアスイッチFPGA向け配線法
金森考輝: FiCCを用いたCMOS互換不揮発性メモリブロックの低面積化と低消費電力化
冨田桃華: 弛張型発振回路を用いたFiCC容量の測定
CHEN Yuantong: 対数表現の表なし加算器の改良
GAO Junyu: 対数型近似乗算器の適用可能性に関する検討

2023年度春学期修士論文

土居慎平: ViaSwitch FPGA向けオンチップCNN推論処理アーキテクチャ

2023年度春学期卒業論文

CHENG Erxi: Efficient Square Root Approximation using Mitchell's Logarithm Method with Linear Compensation

2022年度秋学期卒業論文

川田聖人: ビアスイッチFPGAにおける配線時の最適なバッファ割り当てのためのコスト関数
LI XUANQI: トップダウンZDD構築法を用いた多端子ナンバーリンク問題の解集合列挙
西村祐貴: トップダウンZDD構築法を用いたFPGA概略配置の最適解全列挙
服部真也: ビットシリアル演算を用いたニューラルネットワーク推論エンジン
森本瑞規: 2進対数型乗算器を用いた近似FFTハードウェアの検討
秦野頑葉: 高集積度ビアスイッチFPGA向け小面積プログラマラブルロジックアーキテクチャ
加藤光: プログラマブルSoCに実装した画像処理ハードウェアの消費電力解析
高橋亜弓: メタルタワー付き指向性光センサを用いた入射方向推定
門馬拓己: FiCCを用いた不揮発性メモリセルによるLUTの省面積な設計と実測

2022年度春学期卒業論文

柳沢昂: 組合せ回路として実装した手書き文字認識用ニューラルネットワークの実現可能性検討
CHANG Hexiang: Routing order in the negotiation-based router for delay-oriented buffer allocation in via-switch FPGAs

2021年度秋学期修士論文

柴田晃陽: FPGAのDSPブロック向け汎用的テクノロジマッパの網羅的探索による実現とその高速化
室原脩人: 電源電圧0.52 Vで動作可能な0.18µmCMOSイメージセンサの設計と実測

2021年度秋学期卒業論文

岩本陵汰: ビアスイッチFPGAにおける最適なバッファサイズおよび配線順序の検討
槙本廉也: 折れ線近似による対数型乗算器の面積・精度トレードオフの向上
大西響: 4精度対応IEEE754準拠浮動小数点除算器の設計と評価
芹澤拓也: ZDDを用いたDSP向けテクノロジマッピング
堀越俊行: 標準CMOS技術で実装可能な指向性を持つ光センサ
宮碕大輝: FPGA向け線分検出アルゴリズムにおける領域拡大の並列化による高速化

2021年度春学期卒業論文

松尾要: エルミート行列の特性を活用した逆行列演算回路における演算回数の削減
土居慎平: NNgenで生成されたFPGA向け推論処理回路の回路規模削減可能性検討

2020年度秋学期修士論文

小林健志朗: カメラセンサ搭載型自律走行ロボット向けの適応的量子化マルチタスクニューラルネットワーク
CHEN Yang: 面積効率の良い多精度対応浮動小数点除算器
宮内悠太: 低コストセンサデバイスで時刻計測を行うためのオンチップ日時計

2020年度秋学期卒業論文

堀裕太朗: I/Oピン配置を考慮したAnalytical placementによる粒度混合型FPGA向け配置アルゴリズムの遅延改善
川崎浩生: ビアスイッチFPGA向けの配線アルゴリズムにおける配線順序の検討
田中佑助: ビアスイッチFPGAにおける最適な斜め長距離配線の検討
橋本侑樹: FiCCを用いたCMOS互換不揮発性メモリ素子を用いたメモリセルアレイの回路方式
上垣達哉: FPGAのLUT向けのFiCCを用いた小面積CMOS互換不揮発性メモリセル
山口遼: MIMO通信におけるQRM-MLD法の不要探索の削除
稲田祝有: 2種類の解像度のフレームを含む動画像に基づく補間フレーム生成におけるホモグラフィ変換による前景領域復元の品質改善
大塚匡: フレーム補間を想定したIoTデバイス向け無線動画像伝送システムにおける動画像符号化方式の検討
Hao Ming: 非結合経路集合問題ナンバーリンク問題の難易度の判断

2020年度春学期卒業論文

山下寛生: Hough変換を用いたカメラ画像からの脱輪判定法

2019年度秋学期修士論文

浮橋慶太: 2種類の解像度のフレームを混在させた動画像の特徴点補間と深層学習による復元
夏原明日香: ビアスイッチFPGAのバッファ挿入を考慮した配線前消費電力見積もり手法
田中一平: FiCCを用いたCMOS互換不揮発性メモリの読み出し方式検討に向けた素子特性測定

2019年度秋学期卒業論文

室原脩人: 0.55Vで動作可能な0.18mm標準CMOSプロセスのイメージセンサ
辻田裕紀: 消費エネルギー制約を考慮したIoTデバイス向け動画像符号化方式の検討
道家良: 低消費電力デジタルワイヤレスマイク開発に向けたデジタル信号処理についての検討
柴田晃陽: FPGAのDSPブロックに対する汎用的なテクノロジマッピング
中村拓真: ビアスイッチFPGAの粗粒度ブロックのクラスタアーキテクチャの有用性検討
関根真志: ビアスイッチFPGA向けの故障を考慮した配線アルゴリズムの検討

2019年度春学期修士論文

藤本哲彰: ビアスイッチFPGAに最適な長距離配線資源

2018年度秋学期修士論文

久富亘: ビアスイッチFPGAの演算資源比率を考慮した畳み込みニューラルネットワークの実装
本多巧樹: Analytical Placement と Simulated Annealing の特性を活かした粒度混合型FPGA向け配置アルゴリズム
山口航誠: ビアスイッチFPGA向けのタイミングドリブン配線手法とそのアーキテクチャ検討への応用
小池良介: 粒度選択型再構成可能アーキテクチャ (SGRA) における演算ブロック設計
坂野達也: 太陽電池を混載した標準CMOSチップ向けの電圧変動耐性をもつ温度センサ
新納一樹: 高速かつ高ノイズマージンなFD-SOI向けドミノ高基数ツリー加算器設計とその乗算器への応用

2018年度秋学期卒業論文

小林健志朗: 車線検出のためのHough変換の低消費電力ハードウェア実装
宮内悠太: 低コストセンサデバイスで時間計測を行うためのオンチップ日時計の実現可能性検討
陳陽: IEEE754規格半精度浮動小数点乗算器と除算器及び回路をシェアする乗除算器の設計と評価
福元敦己: Raspberry Pi向けの低消費エネルギーな動画像符号化方式の検討
織戸史貴: 1変数多項式を対象としたコンパイラを用いた計算順序最適化によるRTLの低消費電力化手法

2018年度春学期卒業論文

松原昂弘: 電源電圧0.5Vで動作可能な温度耐性に優れたPDC発振回路による照度センサ
鈴木智之: 光起電力によるリーク電流を低減する組み合わせ回路実現法

2017年度秋学期修士論文

保立純志: ビアスイッチを用いた粒度混合再構成可能デバイスの配線アーキテクチャ
宮川尚之: Fishbone-in-Cage Capacitorを用いたCMOS互換な超低消費電力デバイス向け不揮発性メモリ

2017年度秋学期卒業論文

浮橋慶太: スーパースカラプロセッサにおける論理レジスタとの対応を用いた物理レジスタファイルの書き込みポート数削減手法
井原大文: 2種類のフレームが混在する動画像を用いたフレーム補間の前景除去と輪郭抽出による品質向上
森中裕紀: DOMアルゴリズムを基本としたMIMO無線通信における信号分離の高精度化と高速化
田中一平: PVTばらつきに頑強なヘテロジニアスSRAMセルアレイ
夏原明日香: ビアスイッチ向けプログラマブルロジック0-1-A-~A LUTの最適化手法とその電力効率の評価

2016年度秋学期修士論文

岸本隆史: 粒度混合再構成可能アーキテクチャ向けSAベース配置手法のためのConnection BBを用いたレンジリミッタ
東俊輝: 原子移動型スイッチ向けプログラマブルロジック0-1-A-~A-LUTとそのための遅延最適なマッピング手法
木村知也: マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路方式
寺藤凌: 窓ガラスの割れる音を認識するウェーブレット変換を用いた低消費電力な防犯システムのFPGA実装
横山高明: ウエハスケールマスクROMの階層的データ読み出し回路の高信頼化

2016年度秋学期卒業論文

山口航誠: 原子移動型スイッチを用いた粒度混合再構成可能アーキテクチャの特徴を考慮した配線アルゴリズム," Mar. 2017.
落合凌平: シミュレーテッドアニーリング法による配置アルゴリズムの温度スケジュール制御
本多巧樹: 専用キャリーチェーンを考慮した粒度混合再構成可能アーキテクチャ向け配置アルゴリズム
藤本哲彰: 原子移動型スイッチを用いた粒度混合再構成可能アーキテクチャへの最適なFFT回路実装
小池良介: 粒度選択型再構成可能アーキテクチャの検討とそのCADフロー構築
爰川和哉: 非正規化数を用いない浮動小数点数形式
池田健太郎: PID制御回路のFPGA実装における回路面積と精度のトレードオフについて
坂野達也: 太陽電池混載チップ向けCMOS互換温度・照度センサ
宮田賢: オンチップ太陽電池を用いて蛍光灯から電源周波数のクロックを取得する回路
中橋翔悟: 集積回路の立体模型を用いた容量測定

2015年度秋学期卒業論文

新納一樹: 入力信号割り当てによるFD-SOI向け高速ドミノ算術演算回路設計
宮川尚之: NBTIを用いた0.18μmプロセスCMOS互換の低消費電力な不揮発性メモリ
鮫島悠希: マイコンとFPGAの協調処理による低消費エネルギーなリバーシの実装
久富亘: 畳み込み処理のFPGA実装による高速なディープラーニングの実現
保立純志: ビアスイッチを用いた高面積効率な粒度混合再構成可能デバイスの配線アーキテクチャ
米津海斗: IEEE754準拠半精度浮動小数点加減算器及び乗算器の設計とその評価
巽優: 粒度選択型再構成可能アーキテクチャのためのRTL構文のパターンマッチによるテクノロジマッピングツール

2014年度秋学期卒業論文

岸本隆史: 初期配置を用いた粒度混合再構成可能アーキテクチャ向け自動配置手法
東俊輝: 原子移動型スイッチを用いたプログラマブルロジックとそのマッピング手法
津田綾香: 粒度選択型再構成可能アーキテクチャ SGRA 向けマッピング手法
寺藤凌: ウェーブレット変換を用いた音声認識システムのハードウェア実装手法
横山高明: デジタルデータ保存のための長寿命半導体メモリ向けの誤り訂正手法
木村知也: オンチップ太陽電池の昇圧のための高効率チャージポンプ回路