2019年2月27日~3月2日に沖縄県青年会館で開催された電子情報通信学会VLSI設計技術 (VLD) 研究会にて，本研究室M2の新納とM1の夏原が研究発表を行いました．
- 新納 一樹, 今川 隆司, 越智 裕之, “高速かつ高ノイズマージンな65nm FD-SOI向けドミノ高基数ツリー加算器設計,” 信学技報, vol.118, no.457, pp. 115–120, Feb. 2019.
- 夏原 明日香, 今川 隆司, 越智 裕之, “ビアスイッチFPGAの消費電力評価のための配線容量モデル,” 信学技報, vol.118, no.457, pp. 25–30, Feb. 2019.